PCB设计-eMMC-NAND-Flash-T拓扑-示波器

手艺文章手艺钻研会钻研会报名

手艺文章 >

信号完整性仿真 > 我的eMMC启动不正常，问题究竟在那里？

我的eMMC启动不正常，问题究竟在那里？

宣布时间：2024-07-29 17:24

今天我们要分享的这个案例是关于eMMC启动不正常的问题，谢谢热心网友“晒不”提供的案例素材，也谢谢他的分享。

高速先天生员--周伟

上篇文章我们提到希望各人一起来分享硬件调试中发明的一些初级过失，果真就有我们的铁杆粉丝之一“晒不”发来了他起源整理的案例素材，各人一起来学习一下吧，也谢谢他的分享！

这个项目的主芯片是瑞芯微的RV1126（位号U10），划分拖了一个金士顿的eMMC芯片（位号U40）和镁光的NAND Flash芯片（位号U41）,在Layout的时间做了兼容设计，也就是通过选焊电阻的方法，让主芯片来选通其中一个芯片，使用的时间二选一，eMMC和NAND Flash芯片不会一起事情，大致的拓扑图如下所示。

从Layout设计文件可以看到，几个芯片都是放在Top面，eMMC和NAND Flash基本是放在统一其中心位置，以是贴片的时间只能选择贴其中的一个，两个芯片是没法同时贴上的，以是需要做兼容设计。两个分支电阻在笔直空间上重叠安排在Top面和Bottom面，这样若是只焊接其中一个电阻的时间，确实是可以做选通操作，看起来Layout设计没什么问题，对应的走线如下图所示。

设计上没发明什么问题，然后就制板贴片最先调试。硬件在调试板子时发明，有时间上电，系统会有卡死的情形，同样的固件在开发板上是OK的，软件做了几轮修改都会有类似软件报错的情形，显示出跑到eMMC操作时就卡住了，最后只能嫌疑是硬件或者PCB Layout的问题。

但硬件有扫除不是自己问题的理由：“最小系统�？�(包括eMMC)的原理是直接复制开发板的，所有的器件贴装也和开发板一样，同样的代码在之前开发板上没有问题，而现在新设计的板子有问题，那一定是PCB Layout出了问题”。

不可否定，硬件的话确实有一定的原理，硬件原理之前是验证过的，这样压力一下子就给到了PCB设计工程师。无奈，PCB工程师只能想步伐自证清白，在没有专职SI工程师的情形下，PCB设计工程师只能通过再次查板，举行简陋的估算和评估一些影响，检查的偏向如下：

1、阻抗不匹配偏向：所有信号走线没有跨支解平面，走线线宽和阻抗盘算也没有过失，同时也不保存较长的走线Stub，以是这一条不会影响。

2、时序偏向：由于需要跑200MHz的信号，等长也是较量要害的，但由于没有做仿真，只能凭证芯片的手册要求来做好等长约束，检查了等长表，每根信号走线长度也是都可以知足芯片要求，以是时序这块的影响也是可以起源扫除。

3、电源偏向：凭证履历简朴算了电源平面载流能力是可以知足需求的，响应的电源Pin脚也有足够的滤波电容，硬件测试电压和电源噪声都是可以知足要求，以是电源的影响也可以扫除。

同时也和开发版本的设计举行了比照，硬件职员以为是由于时钟信号走线和开发板纷歧致导致的。如下图是开发板的走线情形。

开发板上eMMC和NAND Flash也是同面同中心安排，原理是一样的，也是通过两个电阻做了选通，只是走线上的分支更短，而新改板后的分支相对来说长了许多。以是硬件职员有理由以为是PCB改版带来的问题，所有的原理和贴片器件都是一样，PCB设计改了就出问题了，这个或许率是PCB设计纷歧样而带来的问题。

而PCB设计工程师也有自己的主张：“CLK信号是由RV1126源端发出的，开发板的串联阻抗匹配电阻放在了终端，靠近eMMC和NAND Flash是差池的，应该把串联匹配电阻靠近源端，以是本次改版设计的电阻就往源端放了，这样确实会导致分支变长，但由于是选焊的，若是一次只焊接其中一起的情形下，另一起是没有导通的，这样相当于没有分支的影响，原理上来说信号质量会更好。若是连串联匹配电阻放在源端也被嫌疑有问题的话，那就是嫌疑信号完整性的理论有问题了。”PCB设计工程师的话也是说得在理，无可挑剔，由于没有SI职员支持，于是双方各执一词，谁也说服不了谁。