绕线-仿真-PCB-高速-插损-模态-阻抗-赔偿-等长-眼图

手艺文章手艺钻研会钻研会报名

手艺文章 >

信号完整性仿真 > 不按INTEL的“3W-2S”规则设计，PCB电路出问题的概率有多大？

不按INTEL的“3W-2S”规则设计，PCB电路出问题的概率有多大？

宣布时间：2024-08-26 14:13

虽然Intel设计指导书上的“3W-2S”规则已经深入宽大PCB设计工程师的心了，可是高速先生今天就是要“杠”一下，看看不按这个规则来设计，信号质量会不会就真的差到不可了？

高速先天生员--黄刚

在行业内，要是问PCB工程师的大大都设计规则是参考哪些公司的设计指导的话，高速先生相信intel的设计指导书一定会榜上著名！事实上，从高速先生看到的业界主流芯片或平台的设计指导书中，intel的design guide，也简称PDG一定是列位PCB工程师们的“童年恶梦”，那长达上千页的内容，并且都照旧全英文的，各人掌握起来的难度不可谓不大。

不过有一说一，虽然很难读，可是它的设计指导参考意义照旧很是大的，内里纪录着许多PCB工程师使用的设计技巧和要领，使得工程师们在不必具备仿真能力的情形下也能把设计做得很好。虽然，正由于这样，行业内就逐步有了一定要遵守intel设计规则的传说了！

在其中上千页内容当中，这一条设计规则相信各人也滚瓜烂熟了，那就是俗称的差分线对内等长下的“3W-2S规则”。

是什么意思呢？它说的是在高速差分线对内去做等长设计时，短的那根线举行绕线赔偿时赔偿的高度和宽度的约束，3W只是两个绕包的距离为3倍的线宽W，2S是指绕包最远的位置与另外一根线距离不大于2倍的差分线对内间距S。这样说各人应该就很清晰了吧？

虽然原来Chris这周妄想歇息下，不更新文章了，事实也想着让各人好好消化之前的文章，重质量不重数目嘛（额，着实主要是项目较量忙）。可是上海分部的设计达人强哥一条微信怼过来给Chris，内容或许就这个样子的。

这个是上海的一个我们较量主要的客户的疑问，Chris在略微思索下，虽然心理已经有了或许的谜底，可是简直也是没有详细仿真的证实，于是Chris灵机一动，就回复到。。。

嗯，对！就是这个缘由，以是各人今天就能看到这篇文章了。说干就干，于是强哥凭证它之前设计的习惯，或许做了几组case来让Chris仿真比照，如下所示：

虽然不赔偿的设计是作为让各人直观感受下差别，另外在intel的规则“3W-2S”的旁边还做了两种差别的比照case，划分是“2W-2S”和“4W-2S”，Chris想仿真验证下不按intel要求的“3W-2S”设计的话，其他两种case的性能差别有多大！

唰的一声，仿真的效果就出来了。那凭证老例照旧先看无源再看有源哈，从无源的插损指标来看，我们能发明两个点：

1，不赔偿的设计真差的许多（这还用说嘛�。�；

2，“2W-2S”、“3W-2S”和“4W-2S”的插损体现，额，不知道你们能不可分出来显着差别，横竖Chris感受分不出来哈！若是硬要放大看的话，简直是能看到“3W-2S”在15GHz以前（对应差未几25Gbps速率的信号吧）的波动相对小一点。

虽然Chris会让各人看到为什么差别“W”之间对插损的波动水平略有区别，我们来看看几个case的TDR阻抗的比照图，从阻抗比照可以看到，差别的“W”会导致阻抗不等长（绕线区域的阻抗会增添）的长度差别，以是能看到波动的水平纷歧样。

看到这个TDR阻抗图，许多人就会问了，那不是“2W-2S”的阻抗波动长度越短吗，那为什么不应该是它的效果最好，为什么intel要推“3W-2S”呢？

这个问题问得好！这着实跟我们为什么不选不赔偿的这个case是统一个原理，我们从几个case的模态转换效果来看，从模态效果来看你们就会发明一个问题：虽然不赔偿的模态一定很差了，可是从“2W”到“4W”的比照中，你们会惊讶的发明，最好的反而是“4W”。这就说明晰两个绕包的距离较量近的时间，这跟走线自己也会耦合，导致时序的微微转变，距离越远，耦合度越差，这样时序反而相对较好。

从TDR阻抗和模态两个相矛盾的无源维度来剖析，可能intel推荐的“3W-2S”就在两者中找到一个平衡吧！

OK，最后我们再来比照下各人更为熟悉的眼图的效果。我们划分在这4个case的走线中去跑25Gbps速率的码型，从眼图的效果也能看到这一点。不赔偿眼图显着差许多这个不必嫌疑，三种差别“W”之间的差别着实都不大，哪怕是“3W-2S”的效果是最好的，可是和其他两种“W”的差别也很小很小。

最后总结下哈，虽然intel推荐的“3W-2S”原则首先简直在一定速率的高速信号设计中效果照旧很好的，可是Chris想说的话，也没须要把它神化到一个很是很是很是高的高度哈，在差别的设计场景中，例如板子的密度差别，没法严酷的遵守“3W-2S”的情形下，稍微变点“W”的巨细或者是“S”的巨细也不是一定会很影响信号质量，许多情形下，他们的差别都比intel粉丝们的想象中要�。∽詈�，希望让Chris写这篇文章的客户包括其他也有同样疑问的朋侪们都能顺遂刷到这篇文章吧！

问题：各人设计中一样平常都遵守怎么样的设计规则去做差分对内等长呢，详细谈谈你们的设计要领？

上一篇：PCB“转移阻抗”？求你们不要再玩新梗了！

下一篇：DDR4的单、双DIE兼容，不做仿真行不可？