高速-串行-仿真-ILD-消耗10G-无源参数-阻抗-插损-眼图

手艺文章手艺钻研会钻研会报名

手艺文章 >

信号完整性仿真 > 被人忽视的PCB“ILD”指标，竟隐藏着银娱geg优越会高速设计的焦点头脑

被人忽视的PCB“ILD”指标，竟隐藏着银娱geg优越会高速设计的焦点头脑

宣布时间：2024-11-25 14:55

经常把高速信号做砸的朋侪们都知道要体贴通道的插损“IL”这个无源指标，而那些能把高速PCB信号做好的朋侪除了关注

它之外，一定还会去关注一个缩写叫“ILD”的指标。

银娱geg优越会高速先天生员--黄刚

咋滴，不知道“ILD”就做欠好高速设计啦？感受是为各人做欠好高速信号又找到了一个新的捏词是吧。言归正传，关于许多硬件的朋侪或者设计的朋侪，提及高速信号的无源指标，第一反应就是插损。插损是SI的专业术语，用许多朋侪自己的话来说就是消耗或者叫衰减。虽然这个指标也是很主要，通常去设计一个长链路的时间，协议的插损要求影响着布线的长度，板材的选择，芯片间的结构甚至的结构的变换等，以是我们经常遇到许多客户都体贴消耗能不可知足要求，知足的情形下能不可只管小。

我们就以各人较量熟悉的10GBase-KR信号为例，来先容今天的猪脚“ILD”。先请出各人较量熟的插损和回损的协议要求，10Gbps信号，我们在插损指标上体贴的是5GHz位置的消耗情形，为什么10Gbps信号看的是5GHz频点呢？这个可以翻翻刚写不久的这篇文章《显着我说的是25G信号，你却让我看12.5G的消耗？》，看完相信就不会再有疑问了。另外顺便提下回损，回损在协议中一样平常会笼罩到基频的2倍，10GBase-KR插损回损的协议指标就如下所示了。

虽然，关于各人都较量熟悉的工具，高速先生通常就一笔带过了。虽然，上面的插损回损这些无源指标都出自于IEEE的文档中，不得不说，文档的页数是真的不少，以是我们有理由相信各人在找到插损回损指标后就关闭它了。若是稍微有一点点恒心的话，着实这个10Gbps信号尚有一个很主要的指标，就是“ILD”了，指标是这样形貌的：

ILD指标，翻译成中文可以叫做插损偏离度。高速先生帮各人明确下哈，着实它讲的是在我们仿真获得某条高速设计链路的插损后，然后协议的算法会去做真实插损曲线的fitted曲线，所谓fitted曲线，着实就是算法凭证现实获得的插损曲线通过几个基本算法取平均值，获得的就是理想插损情形和真实插损情形的关系式。然后通过ILD指标来表征他们之间的差别，协议要求这个差别必需在一个规模内，不可太大。

没关系，各人也知道高速先生的作风，一定会让各人弄懂。我们来举个例子哈，假设我们提取到某个现实设计链路的插损曲线是下面这样的，是不是有一些自己做仿真的朋侪也一经提取过这样的参数呢？虽然各人第一反应就以为不是很好是吧，可是若是从插损的协议指标来看，却又是很轻松能知足协议要求的。

那么这个时间可以用ILD指标去卡，通过协议的算法就获得了上面这个真实链路的fitted曲线，就是下面红色这条。

然后凭证ILD的公式，用真实的插损曲线（蓝色）减去fitted出来的理想插损曲线（红色），就获得了ILD的效果：虽然你就可以和上面的ILD协议要求去比照了�；购茫雌鹄匆不乖贗LD协议要求规模内。

那究竟这个ILD的指标对信号质量有几多的影响度呢？我们通过各人都以为较量直观的眼图来先容哈。

我们首先就较量真实的插损和fitted后的插损对眼图的影响，用两个插损S参数模子划分在10Gbps数据通道去跑眼图，峰峰值为1V的发送信号。我们首先看看fitted插损的眼图效果：还不错，眼图有841mV，眼宽是98ps。

那么我们再看看真实插损参数的眼图效果，各人猜猜是变好照旧变差呢？

那必需是变差�。《妓盗薴itted走线是真实插损的理想情形了，眼图效果如下：眼高居然只有710mV了，眼宽也减小了，只有97ps。

可恶！原来我们仿真出来的插损曲线和理想情形下的居然还真不小�？杉飧鯥LD指标照旧有它自己的意义在内里。为了再证实下ILD指标的主要性，我们再加一种插损的case去仿真。凭证上面说的，fitted曲线是真实插损的理想版，好是正常的。那么我们就加一种case，就是下面绿色的插损case。

红色的fitted曲线比专业术语真实的蓝色插损曲线的眼图效果好了很好，那么有没有可能并不是红色的曲线好，而是蓝色的真实链路插损差呢？那么我们就加了绿色的这条曲线，绿色曲线在所有频段都比蓝色的真实插损要差，尤其是高频部分，多出一倍的消耗。若是像以前只凭证插损的协议指标去卡的话，绿色一定比蓝色要差许多许多。各人以为用绿色的插损曲线去跑眼图，效果会真的差许多许多吗？

效果是下面这样的：眼高655mV，眼宽93ps。

真出乎意料�。∪庋劭杉罅艘槐断牡穆躺撸尤徊⒚槐日媸档睦渡逅鹎叩难弁夹Ч钐啵饧蛑币苍僖淮沃な礗LD这个指标保存的意义，单单看插损指标并不可很好的包管链路的信号质量。最后总结一下，从插损的效果来看，现在各人知道了的插损曲线在差别频率之间的波动若是很大，那一定它的ILD指标就不会很好，同时也会很是影响眼图的性能。那么回归到设计上，究竟会有哪些设计问题导致ILD指标较量差呢？没错，各人又猜对了，这个就是高速先生留给各人的问题了哦！

问题：究竟在高速信号PCB设计中，哪些设计问题可能会导致插损的ILD指标变差呢？

上一篇：PCB焊盘差未几的毗连器，阻抗能有多大差别?

下一篇：参考高速PCB平面不完整信号串扰反而好