表层差分阻抗4OHM是什么鬼？
宣布时间：2021-03-01 17:22:33
高速先天生员-- 黄刚 自从有了67G的矢网，需要测试的板子不知怎的就突然多起来了呢。今天给各人分享一个我们前段时间遇到的测试案例。 芯片之间有一组高速信号，走线的设计阻抗是100ohm，给到加工的要求是100ohm+/-10%，但由于是打样阶段，对芯片不太定心，客户希望我们能够帮他们挑几片阻抗尽可能的好的板子，先贴两片看看测试情形怎样，再决议是否往下继续贴片，事实芯片挺贵的。 （我们SI人力也很贵的，好不啦……各人容易就不要玩这种操作了，会测得老眼昏花、眼光凝滞） 这组高速信号一共4对线，先测了三对线，测试效果显示前面三对线阻抗控制得都还不错，trace的差分阻抗在102~104ohm之间。测到最后一对线时，差分阻抗突然掉到4ohm了，这是什么情形？咦~~~有好玩的�。ㄗ魑猄I工程师，如出一辙的好见得多了，反而喜欢无意来点纷歧样的坏，不然生涯真的好无趣呐~） 客户没有给我们brd文件，不过幸亏走的是表层微带线，我们这双快瞎掉的眼睛委屈还够用。我们从芯片的pad最先，重新到尾把这对线仔细视察了一番，发明有个地方长得跟别人纷歧样，显着不平整，有异常凸起的感受。 回到前面的测试图，从阻抗的测试效果看是短路的症状，但究竟是谁跟谁短路了呢？这个时间都不需要用什么仪器，用最简朴的要领举行排查——万用表。我们把差分线中的一根线（假设是P）和GND点了一下：开路；另一根线（N）和GND点一下：开路；P和N点一下：万用表最先尖叫——P和N短路了！ 这对差分线中的P和N短路了，我们再看看短路是不是就爆发在外观异常处。我们从时间上推算，阻抗跌落到4ohm的位置泛起在测试点往后或许250ps的位置，就是4cm左右的位置，恰恰就在外观异常处。 这说明表层的线起皮了，没有牢牢粘在PP上，差分对里的P跑去跟旁边N那根线来了一下亲密接触，就这么一下下，这块板就彻底作死了。 
